Assume that a certain gate in a logic circuit is always stuck at 1. What test inputs would you need to determine that the logic gate is defective.
Ingeniero Asic Interview Questions
1,076 ingeniero asic interview questions shared by candidates
What is the CMOS
what is clock uncertainty what is skew
Verilog description of logic. Digital logic questions
Types of coverage?
Create a NAND gate using only 2:1 muxs.
Using only NAND gate to design some logic
After you design the hardware in Q1, try to design another hardware to show the index of the bits at the same time.
I was asked to create XOR gate using only NOR gates.
State machine for detecting the sequence 101011
Viewing 141 - 150 interview questions
See Interview Questions for Similar Jobs
Ingeniero De Diseño Circuito IntegradoIngeniero Diseño De Sistemas ElectricosIngeniero De Diseño AeroespacialIngeniero Eléctrico De Diseño De TransformadoresTecnología De Ingeniería MecánicaTecnologo De Ingeniería MecánicaIngeniería MecánicaIngeniero De Diseño AsicIngeniero De Diseño De Hardware EléctricoIngeniero De Diseño Electrónico De PotenciaIngeniero VlsiIngeniero De Diseño De Hardware AsicIngeniero De Hardware EléctricoIngeniero Eléctrico En Electrónica De PotenciaIngeniero De Diseño Ic SéniorIngeniero DftIngeniero De Diseño LógicoIngeniero De Diseño Físico Soc